摩爾定律已死，晶片路在何方？

自英特爾的聯合創始人戈登·摩爾（Gordon Moore）於 1965 年經過觀察稱每隔 18~24 個月，集成電路上可容納的元器件數目便會增加一倍，晶片的性能也會隨之翻一番，以他名字命名的「摩爾定律」便成了幾十年來半導體行業進步背後的金科玉律。

▲戈登·摩爾

像是在上世紀 60 年代第一批集成電路上的 10 多個晶體管到目前的晶片上動輒上百億個晶體管，摩爾定律在很大程度上主導了科技產品的迭代更新以及自我做到。

▲蘋果 A12X 晶片上集成了 100 億個晶體管，圖自：Apple

不過這一套幾十年來一直管用的定律卻也越來越顯現出了其局限性，最突出的表現便是各大半導體廠商近年來被用戶吐槽的「擠牙膏」行為了。

就連發現摩爾定律的英特爾自己，若按照其 2007 年之後提出的每兩年「鐘擺」（Tick-Tock）策略進行產品升級，本應在 2016 年就推出其 10nm 工藝的處理器，然而事實上英特爾的 10nm 處理器已經連續跳票了 3 年直至今年。

那麼摩爾定律真的失效了麼？

▲英特爾鐘擺策略示意，圖自：Intel

在談論這個問題之前，我們首先得弄清目前是什麼限制了摩爾定律的繼續發展。

我們都知道晶片制程工藝的提升能夠減小晶體管的面積，使得相同面積的晶片上能集成更多的晶體管，同時還能降低晶體管的功耗及矽片成本，而這固然是其好的一方面。但隨著制程工藝提升，以奈米為長度單位的晶體管之間由於距離太短、絕緣層太薄，漏電的情況同樣也就隨之而來了，這反而增加了晶片的功耗（這也是此前台積電因漏電率高導致功耗大而被戲稱為「台漏電」的原因）。

不過即使漏電的情況已經能通過多種辦法得以緩解或者解決，但當晶體管在 10nm 以下時，由於晶體管的電子會產生「量子隧穿效應」，導致電子不按設計的道路移動，運算準確性將受到嚴重影響，以矽為基礎的晶片材料或許將被替代。

綜上，摩爾定律前方的一大阻力便是晶片本身的物理極限。

▲目前英特爾的晶圓，矽或許在未來將被替代，圖自：Intel

此外，另一大阻礙則是晶片研發的成本越來越高。

雖說上文提到制程工藝提升的結果使得單位面積相同的晶圓能造出更多晶片從而能降低成本，但也正是由於晶片未來發展存在種種障礙，使得晶片要想邁向更高的台階，半導體廠商的投入將呈倍數增長。

根據 AMD 在 IEDM 會議上的資料，若將生產 250 平方毫米的 45nm 晶片的生產成本定為基準 1，14/16nm 晶片的成本將達到 2，而生產 7nm 晶片的成本更將翻倍達到 4。

▲圖自：AMD

而具體的研發投入金額在下面這張圖中則更為直觀。

從 65nm 2850 萬美元的研發投入到 16nm 的 1.06 億美元再到 5nm 的 5.42 億美元，不難發現，晶片越來越成為一場燒錢的遊戲。至於更加先進的 3nm 晶片的研發成本，IBS 的 CEO Handel Jones 則表示將達到 40 億至 50 億美元，而若加上建造一座每月生產 40000 片晶圓的工廠，成本更是將達到 150~200 億美元。

但是據估算，到 3nm 晶片的時代，如此高昂的成本相較於性能的提升將從現在的 30% 下降至約 20%，這顯然十分劃不來，而且這樣的投入還不一定能換來消費者的買單。

▲圖自：IBS

至此，可以說摩爾定律或許真的已經走到了盡頭，晶片未來的發展也面臨著諸多的挑戰，不過這並不意味著晶片產業將陷入停滯。

英偉達 CEO 黃仁勛就一直在鼓吹摩爾定律已經過時，而縱觀英偉達在近期的動作，高端顯卡產品越賣越貴，中端的產品線則越來越豐富，在佩服「老黃刀法」日益精湛的同時，或許我們也要習慣因技術創新難度越來越高產品越來越貴的未來。跟智慧型手機一樣，晶片產業的增長或許也將轉為依靠價格的提升。

▲英偉達 CEO 黃仁勛展示 RTX 2060 顯卡

此外，人腦的神經元總數約有 1000 億個，是晶片的晶體管能夠達到的數量，卻做到了晶片所達不到的眾多多樣性的功能，所以或許晶片的進步也可以從硬件的進步切換至算法及軟件上的進步，用相同的晶片做到更多的功能。

一些晶片製造商也在為特定的應用設計單獨的晶片，以支持單獨領域的發展進步，而不是試圖去創造一個一刀切的硬件，比如華為的為 AI 而設計的 NPU 等。

當然，或許還有一個終極解決方案——量子計算？

▼猛戳左下方「了解更多」，更多精彩就在下方