尋夢新聞LINE@每日推播熱門推薦文章，趣聞不漏接❤️
前言
EMC（電磁兼容），包含EMI（電磁干擾）和EMS（電磁抗擾度）兩大部分。本文重點講述EMI的實戰設計技巧。
實戰設計技巧
環路要小
當存在一個磁場時，一個由導電材料形成的環路充當了天線，並且把磁場轉換為圍繞環路流動的電流。電流的強度與閉合環路的面積成正比。較小面積的環路中通過的磁通量也少，感應出的電流也較小，因此環路面積必須最小。保持信號路徑和它的地返回線緊靠在一起將有助於最小化地線環路，避免出現潛在的天線環。每根信號最好能做到與地的回流路徑最短，回路面積越小，信號的抗干擾能力越強，對外的EMI也達到最小。敏感信號用地包住，這樣包地即提供了信號最短回流路徑，也能消除與其它相鄰信號的干擾。比如時鐘信號，高頻信號等，在PCB設計時進行包地處理，並打些地孔，可有效降低EMI。包地處理如下：
第二種環路，出現在板級連接的場合。如智能機頂盒產品，在STB主板和EOC主板或者WIFI模塊連接時，會在GND鏈路形成一個板級環路。可以在GND中間串接一個電感或者鐵氧體磁珠進行隔離。
第三種環路，通過雙絞線電纜傳輸信號時，每對差分發射／接收都形成一個環路，因雙絞線緊密耦合，對於鏈路的電纜部分而言環路面積很小。需要保持緊密耦合，減小環路面積。
增加旁路電容
因CMOS電路在時鐘轉換期間吸收的電流要高出平均流耗10mA的標準，而在時鐘轉換周之間的流耗非常低甚至為零。所以輻射限制方法是電壓和電流的峰值，不是平均值。在時鐘轉換過程中從電源至晶片電源引腳額電流浪湧是一個主要的輻射源，近端位置增加旁路電容，那晶片所需的電流直接由該電容器提供，避免了電流浪湧的產生，減小了噪聲。在晶片電源管腳、I／O口、重要信號接口等位置增加旁路電容，有助於濾除集成電路的開關噪聲。晶片電源管腳增加旁路電容（0．1uF）處理，電容要靠近管腳擺放，如下：
管控好阻抗匹配
高速信號通過一根傳輸線並在該傳輸線上遇到特徵阻抗的變化時，一部分信號會被反射回信號源，另一部分信號將沿原來的方向繼續傳輸，反射的信號將會導致輻射。
信號線和接地平面之間存在信號，輻射可以由信號走線或者接地平面的中斷所引起，所以要注意信號走線下方的接地平面是否完整。信號線下面的地要完整，要有完整的參考面。信號電流經過一個低阻抗的路徑返還其驅動源，能夠有效減小輻射，而且由於地層的屏蔽作用，使得電路對外輻射的靈敏度也會降低。如果兩個電路的參考電平不一致，就會產生功能問題，如噪聲容限和邏輯開關門限電平紊亂，這個接地噪聲電壓就會導致地環路干擾的產生。
PCB板疊構設計：在多層 PCB 中，推薦把電源面和接地面盡可能近的放置在相鄰的層中，它等效於一個均勻分布在整個板上的去耦電容。速度最快的關鍵信號應當放在臨近接地面的一邊，非關鍵信號則布放在靠近電源面。
做好阻抗管控，減少信號反射，降低輻射，如差分100ohm阻抗，USB 90ohm阻抗，DDR 50ohm阻抗，RF 50ohm 阻抗，EOC 同軸75ohm阻抗等，重要信號做好包地處理。
常用4層板PCB疊構處理如下：
做好屏蔽
屏蔽是最好的解決EMI問題的有效方法。輻射源屏蔽，能夠極大限度的解決EMI問題。在干擾源和干擾對象之間插入一金屬屏蔽物，以阻擋干擾的傳播。可以做好預留設計。下圖為5G WIFI增加金屬屏蔽蓋的處理：
電源處理
電源DC－DC晶片的VIN管腳，合理配置電容，減小輸入電源的EMI；在輸出端合理配置電感或鐵氧體磁珠，這樣電路動態功率將從近端的電容獲取，而不是從遠端的電源獲取，降低了噪聲干擾。電源平面和地平面盡量完整，不要瑣碎孤銅。下圖為TI DC－DC三路電源晶片VIN管腳的處理，近端位置擺放10uF電容：
實戰現場DEBUG技巧
以25MHz倍頻超標頻點為例，如下圖所示：
超標頻點，均是25MHz的倍頻點，分析整個產品的工作頻率，以太網的工作頻率是25MHz，或者CPU的時鐘為25MHz，就要想辦法進行抑制解決。
解決措施：
A：以太網25MHz工作頻點，包括MII接口TX、RX時鐘，需要增加串阻和對地電容。數據線增加22ohm／33ohm串阻降低峰值輻射。
B：CPU的時鐘輸入25MHz，晶振外殼接地，抑制EMI時鐘電路如下：
C：以太網100Base－T對接，變壓器或者AC耦合方式進行隔離，差分線上增加對地電容吸收諧波干擾。
D：STB產品，25MHz倍頻點還會通過同軸接口輻射出來，需要在F頭上擰一個螺帽將F頭與金屬外殼充分接觸，輻射頻點導到大地已達到抑制EMI效果。
E：板級對接，兩個不同的主板，通過排線／排針對接，排線／排針作為輻射源，對接接口增加去耦電容，如果是排線可以增加磁環，用於消除電路內由於開關引起瞬變電流或寄生振蕩產生的高頻振蕩。
F：在輻射源上增加屏蔽蓋，以阻擋干擾的傳播。
